课程介绍：根据系统设计思想，使用Verilog HDL 设计实现一款MIPS32或RISC-V等指令集架构的处理器（CPU），完成单周期CPU设计和多周期CPU设计（递进式、难度依次提升。所有学生必须至少完成单周期CPU的设计工作），并将设计的CPU下载至FPGA开发板上运行。
授课教师：李建华
开课学年：2021-2022
开课学期：春学期
课程号：0509073B
学分：1.0
课程类型：本科生课程
是否精品课程：否
选课人数：30
课时：24.0