合肥工业大学主页平台管理系统陶韦臣--中文主页-- An 18.8-to-23.3 GHz ADPLL Based on Charge-Steering-Sampling Technique Achieving 75.9 fs RMS Jitter and

当前位置: 中文主页 >> 科学研究 >> 论文成果

An 18.8-to-23.3 GHz ADPLL Based on Charge-Steering-Sampling Technique Achieving 75.9 fs RMS Jitter and –252 dB FoM

点击次数：

发表刊物：2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits)

合写作者：Weichen Zhao,Robert Bogdan Staszewski,Fujiang Lin

第一作者：Weichen Tao

论文类型：论文集

通讯作者：Yizhe Hu

是否译文：否

发表时间：2023-06-09

上一条： A Compact 21-25 GHz Charge-Domain Fractional-N ADPLL with 168 fs Total RMS Jitter

陶韦臣 (副教授)