合肥工业大学主页平台管理系统 Que Xia--Xia Que-HFUT-- 系统硬件综合设计

阙夏

Lecturer

Date of Employment:2000-07-01

School/Department:计算机与信息学院

Administrative Position:教师

Education Level:With Certificate of Graduation for Doctorate Study

Business Address:合肥工业大学翡翠湖校区翡翠科技楼A座

Gender:Female

Degree:Doctoral degree

Status:Employed

Alma Mater:合肥工业大学

Discipline:Computer Software and Theory

Team Member

Teaching Information

Current position: Xia Que-HFUT > Teaching Research > Teaching Information

系统硬件综合设计

Release time:2024-01-31 Hits:

Course Introduction:基于先修课程，根据系统设计思想，使用Verilog HDL 设计实现一款MIPS32或RISC-V等指令集架构的处理器（CPU），完成单周期CPU设计、多周期CPU设计和5级流水线CPU设计（递进式、难度依次提升。所有学生必须至少完成单周期CPU的设计工作），并将设计的CPU，下载至FPGA开发板上运行。以此贯穿数字逻辑、计算机组成原理、计算机体系结构课程，实现从逻辑门至完整CPU处理器的设计。

Teacher:阙夏

School Year:2023-2024

Semester:Autumn Term

Course number:0509063B

Credits:2.0

Course Type:Undergraduate Course:

Top-Quality Courses or Not:no

Maximum Number of Students:153

Required Class Hours:36.0

Pre One:系统硬件综合设计

Next One:系统硬件综合设计